## MOUNTING OF CHIP

Patent number:

JP1164044

**Publication date:** 

1989-06-28

Inventor:

TANABE KOJI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H01L21/60; H05K3/32

- european:

**Application number:** 

JP19870323146 19871221


Priority number(s):


JP19870323146 19871221


Report a data error here

## Abstract of JP1164044

PURPOSE:To manufacture an electrical connection at a low cost by a method wherein a pattern of the electrical connection between an electrode part and a circuit wiring part on the surface of a chip is printed collectively by using a conductive paint by a screen-printing operation or the like. CONSTITUTION:An arbitrary number of chips 4 are bonded onto a circuit wiring part 2a by using a conductive or insulating adhesive or a solder 3; a protective sheet 5 is contacted closely to the surface of the chips and to one part of a circuit wiring part 2. An insulating resin 6 is injected into a gap between the protective sheet 5 and the circuit wiring parts 2, 2a and is solidified. After that, when the protective sheet 5a is removed, it is possible to obtain a plane where no steep stepped part exists at one part between an electrode part 4a and the circuit wiring part 2 on the surface of the chips 4 and a printing operation such as a screen-printing method or the like can be executed. Then, a conductive coating film 7 where the electrode part 4a and the exposed circuit wiring part 2 on the surface of the chips are patterned by using the screenprinting method or the like is formed collectively. Because bonding performance with reference to the chips 4 or the circuit wiring parts 2, 2a is weak, the conductive coating film 7 may be cut off unless a coefficient of linear expansion in the flow direction of the resin is 4X10<-5>cm/ deg.C or below and a water absorption factor is 0.15% or below.







Data supplied from the **esp@cenet** database - Worldwide

## 母 公 開 特 許 公 報 (A) 平1 - 164044

@Int\_Cl\_4

識別記号

庁内整理番号

每公開 平成1年(1989)6月28日

H 01 L 21/60 // H 05 K 3/32 Q-6918-5F B-6736-5F

審査請求 未請求 発明の数 1 (全3頁)

**②発明の名称** チップ実装方法

②特 願 昭62-323146

20出 願 昭62(1987)12月21日

⑫発 明 者 田 瓊 功 二 大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑪出 願 人 松下電器產業株式会社 大阪府門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

SP DB PU

1、発明の名称

チップ突装方法

- 2、特許請求の範囲
- (1) 絶縁性基体上の回路配線の任意の部分に、導 電性または絶縁性接着剤または半田付けにより 単数または複数のチップを接着する工程と、保 被板を前記チップ表面に密着させた状態で、前 記保護板と前記回路配線のすき間部分に絶縁性 樹脂を注入して固化させる工程と、前記保護板 を取りはずして、前記チップ表面の電極部と前 記回路配線の第出した部分を相互に導電性強料 により接続する工程とより成るチップ突隻方法。
- (2) すき間部分に注入する樹脂は、熱硬化性樹脂 である特許請求の範囲第1項に記載のチップ実 装方法。
- (3) すき間部分に注入する例照は、流れ方向の線 膨張率 4 × 1 0 5 cm/C以下でかつ吸水率がO.16 %以下の熱可型性樹脂である特許研究の範囲第 1 項に記載のチップ突装方法。

- (4) 保酸板の少なくともチップ表面に密着させる 部分はコム製とした特許額求の範囲第1項に記 級のチップ実装方法。
- (5) チップの電極部は表裏面ともに貫金属被覆されている特許謝求の範囲第1項に記載のチップ 実装方法。
- 3、発明の詳細な説明

産業上の利用分野

本発明は各種電子機器に使用されるチップの集 装力法に関する。

従来の技術

従来、チップの実装は、銅箔付ガラスクロス役 層板等をエッチング法により導電回路を形成し、 導電性接着剤で回路配線の一部にチップを接着せ しめ、チップ表面の電極部と回路配線とを金線で 接続するいわゆるワイヤーボンディング法が良く 知られている。金線はチップの電極部と配線回路 間にブリッジ構造になっているため、機械的強度 は極めて弱く、そのためにチップと金線全体を絶 経性関節でモールドする必要がある。 発明が解決しようとする問題点

しかしながら、ワイヤーボンディング法では電 極部数の多い半導体チップを多数個変装する場合 や、発光ダイオードを、面照光を目的として多数 個を実装する場合、接続ケ所が多いために、多大 の時間を要し、さらに使用する金線の量も多いこ とから安価に製造することが困難であった。さら にワイヤボンディング法の場合は金の細線を用い るためにチップの電極部と回路配線の接続部は近 接して設置させる必要性があり、回路設計の自由 度をそこなりことも多かった。

問題点を解決するための手段

本発明は、チップを導電性接着剤等で基体上の 回路配線に接着せしめる工程までは従来と同一で あるが、チップ表面の電極部と回路配線との電気 的接続を、スクリーン印刷等により、導電性塗料 で一括してパターン印刷形成することにより、安 価に製造し得る実装方法を提供せんとするもので ある。詳述するならば、本発明は少なくとも表面 部分が絶縁性の基体上に回路配線を形成し、回路

さらには、接続用の導電塗膜は、酸化スズ系や、 アンチモントープインジュム系の透明な導電塗膜 で形成することも可能であり、発光ダイオードの 接続にも適した工法が得られる。

**爽施例** 

本実施例は第1図のごとく少なくとも表面部分が絶縁性の基体1上に回路配線2,2 a を形成成し、回路配線2 a 上に海電性または絶縁性接着剤をたは半田付け3によって、任意個数のチップ4を接着し、保護板5をチップ表面と回路板5をチップ4を回路板5を大変をでは、第2の一段をでは、第2の一切をでは、第2の一切をでは、第2の一切をでは、第2の一切をでは、第2の一切をでは、第2の一切をでは、第2の一切をでは、第2の一切ののよう。とことの印刷が可能な平面の印刷をでパターニングはののチップ4の回路でパターニングはののチップ4回ののよう。絶縁性関節をは、基体1をよびチップ4回面に対して接触をでは、基体1をよびチップ4回面に対して接触をを表がある。

配線上に導電性または絶縁性接着剤または半田付けによって、任意個数のチップを接着し、保護板をチップ表面に密着させた状態で保護板と回路配線のすき間に絶縁性樹脂を注入して固化させる。 この後、保護板を取りはずせばチップ表面の電極部と回路配線の一部は急な段差のない、スクリーン印刷等での印刷が可能な平面が得られる。このチップ表面の電極部と露出した回路配線をスクリーン印刷等でパターニングされた浮電途膜を一括して形成する。

作用

本発明によれば、スクリーン印刷法等により、一括して接続が可能となるため、電極部の数が多ければ多い程、接続の短期間化がはかられ、さらに高価な金線も不要となるため、極めて大きな経済的効果を有する。また、金の細線による接続と異なり、絶縁性関脳上に塗布された導電途際による接続になるため、チップの電極部と回路配線の接続部は従来のように近接させる必然性は無く、回路設計の自由度も大となる。

冇する熱硬化性樹脂であるととが最も望ましい。 なぜならば、チップ4あるいは回路配線2,21 と絶縁性樹脂のの界面が熱ショック等で剝れ、両 者を接続している導電塗胶でが切断されるからで ある。熱可塑性樹脂を用いる場合には、チップ4 あるいは回路配線2,2mだ対する接着性が弱い ため樹脂の流れ方向の線膨張率が4×1〇gar/C 以下で、かつ吸水率が0.1 5%以下でないと、前 記の理由により、導電塗膜でが切断される可能性 がある。保護板5の材質は金属でも、セラミック 系でも固形樹脂でも良いが、チップ表面や回路配 線の一部を密着させた時、わずかのすき間ができ ると、絶縁樹脂6を注入した際に毛細管現象によ り入り込んでしまうため、少なくとも各密層部分 はシリコン系ゴム等でライニングして密着性を確 保するのが良い。一般的には従来工法であるワイ ヤポンディングの場合、チップ表面の電極ランド 部の材質は▲ℓであることが多いが、酸化し易い ため電気的接続の信頼度を充分確保するためには 電極ランド部の材質は▲□等の費金属にすること

が迎ましい。

以下、さらに具体的な実施例を説明する。

材厚 1.6 耳のガラスエポキシ基板を用い、30 ×30種のサイズで銅箔によるプリント回路配線 板を作製し、面照光を目的として36個のLRDチ っプを等間隔になるように導電性接着剤で回路配 線上に接着した。次に、各チップ表面および、接 続を要する回路配線部分に密齋し得るように、表 面にO.2 mmのシリコンゴムライニングした金属の 保護板5を作製し、各チップ表面と接続する回路 配線部2aに密着させて、エポキシ樹脂を真空引 きしつつ回路板2,2 a と保護板5のすき間に注 入し120℃90秒間で硬化させた。次に保護板 5を取りはずし、各チップ4表面の電極部と回路 配線2を相互に、銀系導電塗料ででスクリーン印 **刷法にて一括印刷し接続した。この面照光板を初** 切かよび、1,2気圧240時間のプレッシャー クッカーテスト後、および一20℃→85℃の個 **庭サイクルテストを100サイクル後それぞれ点** 俎試験したが、いずれも36個のL I Dチップ全

てが発光した。

発明の効果


以上述べたように本発明によるチップ突接方法によれば、電極部数の多い場合でも安価に製造することが可能であり、チップの電極部と回路配線の接続部を近接して設置する必然性が無いため回路設計の自由度が増大し、さらに高い信頼性を得ることができる。

## 4、図面の簡単な説明


第1図~第3図は本発明の一実施例によるチッ ア実装方法の製造工程を示す断面図である。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図



第 2 図



第 3 図



-243-